Convertidor digital-analógico (DAC) en tecnología CMOS de 180 nm para aplicaciones en redes ZigBee
Cargando...
Archivos
Fecha
Título de la revista
Publicado en
Publicado por
URL de la fuente
Enlace a contenidos multimedia
ISSN de la revista
Título del volumen
Resumen
Este proyecto de grado presenta el diseño y simulación de un convertidor digital-analógico (DAC) de 10 bits para aplicaciones de bajo consumo en redes ZigBee, implementado en tecnología CMOS de 180 nm y con un consumo inferior a 5 mW en un rango de salida de 0 a 0.9 V, garantizando niveles de linealidad menores a 0.7 LSB para INL y DNL. Se seleccionó la topología resistiva R-2R por su eficiencia, simplicidad estructural y adecuada integración frente a alternativas como arquitecturas de corriente dirigida o segmentadas. La validación del diseño se realizó mediante simulaciones, iniciando con un amplificador operacional modelado en Verilog-A y posteriormente reemplazado por un amplificador diseñado bajo la metodología gm/ID, constituyendo un aporte práctico al desarrollo de bloques analógicos de bajo consumo para sistemas embebidos e IoT.
Descripción
Abstract
This graduation project presents the design and simulation of a 10-bit digital-to-analog converter (DAC) for low-power applications in ZigBee networks, implemented in 180 nm CMOS technology with a consumption below 5 mW and an output range from 0 to 0.9 V, ensuring linearity levels below 0.7 LSB for both INL and DNL. The selected topology was an R-2R resistive network due to its efficiency, structural simplicity, and suitability compared to alternatives such as current-steering or segmented architectures. The design was validated through simulations, initially using an operational amplifier modeled in Verilog-A, which was later replaced by an amplifier designed following the gm/ID methodology, constituting a practical contribution to the development of low-power analog building blocks for embedded systems and IoT platforms.
Palabras clave
DAC, ZigBee, R-2R, Bajo consumo, CMOS 180 nm